EN
- सारांश
- अनुशंसित उत्पाद
लॉजिक गेट्स संरचना सर्किट (DL, RTL, TTL और CMOS)
इनपुट डेटा लंबाई: 16 बिट्स
ऑन-बोर्ड परिवर्तनशील प्रतिरोधक बैंक—6 नंबर
ब्रेड बोर्ड: 172.5 मिमी × 128.5 मिमी
इनपुट डेटा मोड: DIP स्विच
लॉजिक गेट सर्किट में AND गेट, NAND गेट, NOT गेट, OR गेट, NOR गेट और XOR गेट शामिल हैं
वोल्टेज और धारा का मापन (TTL, CMOS)
लॉजिक गेट सर्किट के बीच इंटरफ़ेस (TTL, CMOS परिवर्तन)
ट्रांसमिशन डिले का मापन (TTL, CMOS);
TTL ट्रांसमिशन डिले: 20nS;
CMOS ट्रांसमिशन डिले: 99.1nS
